扫描打开手机站
随时逛,及时抢!
当前位置:首页>综合资讯>

读延迟缩短至 18ns,中国科学院微电子所在新型存储器领域取得重要进展

读延迟缩短至 18ns,中国科学院微电子所在新型存储器领域取得重要进展

时间:2023-07-19 17:00:38 来源:网络整理 作者:bianji123

IT之家7月19日消息,中百思特网科院微电子所今日发文,微电子所刘明院士团队提出一种基于TiN的非丝型自选电阻式存储器//TiOx/NbOx/Ru 结构。 并在16层立体垂直结构上实现。

据介绍,该存储器实现了通态电流密度提高50倍,并实现了高非线性度(>5000)。 TiOx内部峰势垒的形成有效改善了器件的非线性。 第一性原理计算结果表明,Nb2O5的氧空位聚集能百思特网为正,这表明氧空位不易聚百思特网集,器件可以在较高电流下工作而不被击穿,从而实现高电流密度。

▲图(a)16层3D垂直RRAM的TEM截面图,图(b)IV特性曲线

中科院微电子研究所表示,由于电流增加,器件的读取延迟缩短至18ns。 这项工作为实现高速、高密度的3D VRRAM提供了一种可能的途径。

IT之家查询获悉,该成果入选2023年VLSI,标题为“16-layer 3D RRAM with Low Read (18ns), High (>5000) and Ultra-low (~pA) Self-Cells”。 微电子所博士生丁亚欣为第一作者,微电子所罗清研究员和华中科技大学薛侃浩教授为通讯作者。

广告声明:文章中包含的外部跳转链接(包括但不限于超链接、二维码、密码等)用于传达更多信息,节省选择时间。 结果仅供参考。 IT之家的所有文章均包含此声明。

本文地址:https://www.best73.com/zdmzt/275930.html
特别声明:以上内容来源于编辑整理发布,如有不妥之处,请与我方联系删除处理。
热门资讯
查看更多